siliconpeasant

硅农工组 (Silicon Crew) — SoC 前端设计智能体集合,4 阶段流水线 + 2 个 rtl 阶段特化。doc-engineer(规格文档)、rtl-designer(Verilog RTL)、verification-engineer(testbench + 仿真)、synthesis-engineer(yosys 综合 + 时序),加 crg-engineer(Excel 配置驱动 CRG 生成)、integrator(子模块拼顶层,必用 MCP soc_integrate)。从需求到时序闭环的完整流水线,主 Agent 编排即可。内置 6 个 skill + MCP server:`soc-build`(项目脚手架/lint/仿真)、`soc-integrate`(端口提取/顶层集成)、`yml2reg`(YAML→寄存器RTL)、`excel-yml-gen`(Excel→YAML/寄存器)、`crg-req-to-design`(需求表→设计表)、`cr-tree-diag-gen`(设计表→拓扑图)。